Организация ЭВМ. К. Хамахер, З. Вранешич, С. Заки

Очередное издание книги всемирно известных авторов отражает их богатый опыт преподавания курса «Организация ЭВМ» в Университете г. Торонто. В книге на конкретных примерах современных устройств подробно описана архитектура компьютеров и строение их компонентов: процессоров, блоков памяти, устройств ввода-вывода. Аппаратные средства рассматриваются с учетом их взаимодействия с системным программным обеспечением. Большое внимание уделено современным компьютерным технологиям, новым стандартам памяти, а также компьютерным системам на базе встроенных процессоров и мультипроцессорным системам параллельного действия. Отдельная глава посвящена машинным кодам и языку ассемблера.

Организация ЭВМ. К. Хамахер, З. Вранешич, С. Заки

Организация ЭВМ. К. Хамахер, З. Вранешич, С. Заки

ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННОЙ СХЕМЫ
Проектирование комбинационной схемы начинается с контура задачи и заканчивается логической схемой.
1. Сформулируйте данные проблемы полностью и точно.
2. Интерпретируйте задачу для определения доступных входных и требуемых выходных переменных.
3. Присвойте буквенный символ каждой входной переменной и каждой выходной переменной.
4. Создайте таблицу истинности, которая определяет необходимые отношения между входами и выходами.
5. Получить упрощенное логическое выражение для каждого вывода
6. Нарисуйте логическую схему для реализации логического выражения.
Процедура проектирования иллюстрируется ниже с помощью схемы сумматора, поскольку сложение является наиболее простой арифметической операцией для любой компьютерной системы.
Следующие четыре правила суммируют сложение в двоичной системе счисления. 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 10
Первые три операции производят одноразрядную сумму, но когда оба бита augend и addend равны 1, сумма состоит из двух цифр. Более высокий значимый бит этого результата называется переносом. Когда оба числа augend и addend содержат более одной цифры, перенос получается из сложения двух
биты на любом этапе добавляются к следующей паре значащих битов. Комбинационную схему, выполняющую сложение двух битов называется полусумматор. Тот, который выполняет сложение трех битов (два значащих бита и предыдущий перенос), называется полным сумматором. Название Первого происходит от того факта, что два полусумматора могут быть использованы для реализации полного сумматора.
5.6.1 конструкция Полусумматора
Из определения, приведенного выше, полуумножитель нуждается в двух двоичных входах и двух двоичных выходах.
Входные переменные обозначить augends и слагаемое битами, а выходными переменными и слагаемое битами, а выходные переменные производства сумму и возят биты. Пусть A и B-два входа, а S (для суммы) и C (для переноса) — два выхода. Таблица истинности рисунка определяет функцию полусумматора. 
ввод-вывод
Рисунок 5.11 показывает таблицу истинности для полусумматора.

Булевы выражения для двух выходов, полученные из таблицы истинности, являются следующими: S = A. B + A. B C = A. B
Логическая схема реализации этих выражений приведена на рисунке 5.12 ниже

На рис. 5.12 показана логическая схема полусумматора

Полусумматор ограничен в том смысле, что он может добавлять только два одиночных бита. Хотя он генерирует перенос для следующей пары старших значащих битов, он не может принять перенос, созданный из предыдущей пары младших значащих битов. Полный сумматор решает эту проблему.
5.6.2 конструкция полного сумматора
Полный сумматор формирует арифметическую сумму трех входных битов. Следовательно, он состоит из трех входов и двух выходов. Две входные переменные (A и B) представляют собой бит augends и addend, а третья входная переменная (D) представляет перенос из предыдущей нижней значимой позиции. Два выхода необходимы, потому что сумма трех двоичных цифр колеблется от 0 до 3, а двоичным 2 и 3 нужны две цифры. Эти два выхода обозначаются символами S (для sum) и C (для carry). Таблица истинности нижеприведенного рисунка определяет функцию полного сумматора.
S = A. B + A. B
1s и 0s для выходных переменных определяются из арифметической суммы трех входных переменных. Когда все входные переменные равны 0, выход равен 0 как для C, так и для S. выход S равен 1, когда только один вход равен 1, или когда все три входа равны 1. Выход C равен 1, если два или три входа равны 1.
ввод-вывод
Рисунок 5.13 показывает таблицу истинности для полного сумматора.

Выражения суммы продуктов для двух выходов могут быть получены непосредственно из таблицы истинности и приведены ниже.
S = A. B. D + A. B. D + A. B. D + A. B. D
C = A. B. D + A. B. D + A. B. D + A. B. D
Хотя выражение для S не может быть упрощено, можно упростить выражение для C следующим образом.

[свернуть]

Предложения интернет-магазинов.